差分走線補償為什么忌諱在末端補償？
差分線的優勢
差分線抗干擾能力強、信噪比高、輻射小、帶寬容量大等眾多優點，所以在目前的高速鏈路設計中，都選取差分線作為通信方式。
差分線使用兩根走線傳輸一路信號，兩根線上攜帶的信息是相同的，但是信號的相位差是 180 度，這樣兩個線產生的場正好相互抵消，減少了輻射的產生。同時由于最終信號取兩根信號之差，所以當受到共模信號干擾時，兩根線所產生的噪聲幾乎相同，在接收端做差值時正好被抵消掉。
差分線對噪聲天生的抑制能力有效的提高通道的信噪比，大大的改善了通道的信息容量，使得差分線在 Gigabit 以上的通信領域得到廣泛應用。
差分走線的幾種補償方式
差分線跟單線傳輸相比，之所以具有眾多優勢，是因為其采用了差動傳輸的方式，即兩根線要保持 180 度的相位差，即我們平時所說的要保持兩根線的電流大小相等、方向相反。任何原因造成的相位失配，都會影響差分線的性能，甚至造成不可預知的后果，所以在 layout 設計中，我們必須做到差分線的等長要求。當有相位失配(Phase mismatch)存在時，如何對差分線進行補償，選取的方法不同，得到的效果也會有很大的差異。
下面分幾種情況對差分線的補償方式做一個比較全面的剖析：
Case 1: 使用一個大的 segment 就近補償。
Case 2: 使用小的突起沿線補償。
Case 3: 在走線的末端進行補償。
根據一般經驗，我們可以預測的到，Case 1 會造成大的阻抗不連續，Case 2 的目的正是為了減小這種阻抗不連續性，Case 3 則是比較避諱的方法，走線大部分地方相位沒辦法同步。下面的工作就是通過仿真工具對這三種方式作出一個具體的對比分析。
仿真設置
1）走線寬度 4.5mils，間距為 7.8mils。
2）調整疊層結構，使走線的阻抗保持在 100ohm，這里使用 Stripline，板材為 FR4, 介質高度分別為 7.5mils 和 52.3mils。
3）仿真工具選用 ADS- Momentum RF，掃頻范圍 0-60Ghz，Port 設置如圖1，運行仿真，即可得到三種走線的模型。
結果分析
1）TDR 分析，測試脈沖 trise=20ps，參考阻抗 Z0=100ohm
結果和我們想象的一致，Case 1 和 Case 3 具有較大的阻抗變化，Case 2 的阻抗變化分布在比較長的范圍內，所以整體變動比較小。
2）觀察一下反射曲線 – Return losses
從結果來看，Case 1 和 Case 3 的回路損耗均高于 Case 2，這個也是顯而易見。
3）傳輸參數的比較 – Insertion losses
插入損耗的曲線出乎我們的預料之內，在 35Ghz 左右，Case 2 竟然出現了諧振點，Case 1 和Case 3 在 60Ghz 整個頻段內竟然吻合的很好。
4）模式轉化 – mode conversion
上圖是差模轉化為共模的量，我們注意到，Case 2 中有大部分差模信號轉化為了共模信號，這也一定是 Case 2 插入損耗比較大的原因所在。
原因分析
Case 1/2/3 中的走線長度是完全相同的，實際上是對同一對差分線做了不同的繞線，然后平移開的。為什么 Case 2 中會出現大量的共模信號，我們可以從單端信號中找到答案。
Case 1：插入損耗的幅值和相位
Case 2：插入損耗的幅值和相位
Case 3：插入損耗的幅值和相位
從以上結果可以看出：
1）損耗上，Case 1/3 的近乎一致，而且兩個單根走線的插入損耗也近似重合。Case 2 則有大的不同，單端走線，有繞線部分的走線損耗明顯低于沒有繞線的一根，在 60Gz 處， 有 0.7db 的差異。
2）相位上，Case 1 和 Case 3 的單端相位都可以近似吻合，Case 1 相差 18.4°@60Ghz，Case 3 相差 22.3°@60Ghz；Case 2 在相位上則表現出明顯的差異，高達 281.8°@60Ghz。
3）另外，嚴格上講，三種補償方式下，相位均出現了一定的偏差，而且隨著頻率的升高， 越來越明顯。
從分析可知，Case 2 引入的相位差已經遠遠超出了差分線所能承受的范圍，違背了差分信號傳輸的基本原則，即要求單線產生的相位差值是要同步的。同時我們也沒有忘記 Case2 在插入損耗上產生的諧振谷底，我們也可以在這里找到原因。
Case 2 谷底處頻率是 35.47Ghz，如下：
來觀察一下 35.47Ghz 處 Case 2 的單根線相位情況：
注意到 Case 2 在 35.47Ghz 處，兩個單根線的相位差已經接近 180°，此時本來是差分傳輸的信號在這個頻點已經完全的轉換成了共模信號，所以對于差分信號傳輸來說，這個是傳輸的最低點。
相位差的來源
現在我們已經清楚的知道，Case 2 的問題是由于相位差引起的，那么這個相位差從哪里來的？不要忘了三對差分走線可是完全等長的。
上面的分析結果中有提到，對于 Case 2，繞線的那根線損耗明顯小于另外一根，這也說明一個問題，就是繞線的一根走過了較短的距離，相位變化上也說明了這一點，繞線部分的相位變化比較小。
觀察三種繞線方式的差異，不難看出，Case 2 部分的相位差異應該是由于繞線部分耦合傳輸引起的。我們知道，繞線上有兩種信號傳輸模式，一種模式是沿線傳播，另一種模式是沿繞線間的耦合電容直接傳輸。繞線之間的耦合電容為信號提供了一個低阻抗的回流路徑， 而且頻率越高，這個阻抗就越低，這也是為什么隨著頻率的升高，相位差隨之增大的原因所在。
在端口打同相激勵，觀察走線上的電流相位，可以看出 Case 2 上的相位差異：
眼圖分析
上面分析對三種繞線情況在頻域作出了對比分析，更多的時候，下面的時域眼圖可以更加直觀的看到幾種繞線方式帶來的影響。目前高速鏈路速度已經向 28Gbps 過度，這里就看一下在 28Gbps 速率下，此處短短的一個繞線方式所帶來的影響。由于 Case 1 和Case 3 相近， 這里只給出 Case1 和 Case2 的結果，分析軟件 ADS-ChannelSim。
最后的疑問
Case 1 和 Case 3 的結果驚人的相似，為什么一般規則都要避免使用 Case 3 的走線方法呢？
前面我們使用了 Stripline 作為驗證，整個過程中沒有觀察到 Case 3 在前段相位不同步的情況下所帶來的影響，其實這跟周圍的介質特性有關。Stripline 的周圍介質是均勻的，所以不會產生遠端串擾，因此即使在兩根線相位不同步的情況下，在末端也觀察不到太多的差異， 如果使用周圍介質不均勻的 Microstrip，結果則會大有不同。
下面將同樣的走線結構，設置成 Microstrip 的形式，來觀察此時三種不同繞線的結果。走線寬度 4.5mils，間距為 7.8mils, 100ohm 阻抗，Stackup 改為 Microstrip，如下：
來觀察仿真得出的 TDR 波形：測試脈沖 trise=20ps，參考阻抗 Z0=100ohm
插入損耗 - Insertion losses：
回路損耗 - Return losses：
模式轉化 –mode conversion:
與 Stripline 相比，Microstrip 存在以下不同：
MS 的損耗要明顯小于 SL。
同樣繞線情況下，MS 阻抗變化要小于 SL，MS 回路損耗也明顯優于 SL。
MS 在Case 2 的繞線方式下，同樣存在諧振點，但是諧振點比較靠后，這是因為 Microstrip的速度要比 Stripline 快的多，從 TDR 的波形上可以看得出來。
Case 3 在末端做相位匹配，MS 和 SL 所得出的結果截然不同，MS 對線段上的相位失配更加敏感。
MS 在 Case 3 的繞線方式下，有更多的能量轉化為了共模信號。
- 上一篇：IBM宣布造出全球首顆2nm EUV芯片 2021/5/8
- 下一篇：森海塞爾個人消費級音頻業務被瑞士索諾瓦收購 2021/5/8